PIC18F26K42-I TELLEMENT 8 interruptions de vecteur mordues de la Manche des microcontrôleurs MCU 24 TPA3110D2PWPR

Description de produit

Interruptions de vecteur à 8 bits de la Manche des microcontrôleurs MCU 24 de PIC18F26K42-I/SO TPA3110D2PWPR

Description

F26/27/45/46/47/55/56/57K42 les microcontrôleurs PIC18 (L) sont disponibles dans des dispositifs 28/40/44/48-pin. Ces dispositifs comportent 12 un bit CDA avec le calcul (ADC2) automatisant des techniques capacitives du diviseur de tension (CVD) pour le contact avancé sentant, faisant la moyenne, filtrant, comparaison oversampling et de seuil, capteur de température, contrôleur d'interruption dirigée avec la latence fixe pour manipuler des interruptions, arbitre de bus système, les capacités d'accès mémoire direct, UART avec le soutien des transmissions asynchrones, de DMX, de DALI et de LIN, du SPI, de l'I2C, des caractéristiques de mémoire comme la séparation d'accès mémoire (CARTE) pour soutenir des clients dans des applications de protection des données et de chargeur-amorce, et de la région de l'information de dispositif (diamètre) qui stocke des valeurs de calibrage d'usine pour aider à améliorer l'exactitude de capteur de température.

Caractéristiques de noyau

• Architecture de RISC optimisée par compilateur C

• Vitesse de fonctionnement :

- Jusqu'à 64 mégahertz d'entrée d'horloge

- cycle d'instruction minimum de 62,5 NS

• Deux contrôleurs d'accès mémoire direct (DMA)

- Transferts des données aux espaces de SFR/GPR de la mémoire instantanée de programme, des données EEPROM ou des espaces de SFR/GPR

- tailles Utilisateur-programmables de source et de destination

- Matériel et transferts des données logiciel-déclenchés

• Arbitre de bus système avec des priorités Utilisateur-configurables pour le scanner et DMA1/DMA2 en ce qui concerne l'exécution de ligne principale et d'interruption

• Capacité d'interruption dirigée

- Priorité haute-basse sélectionnable

- Latence fixe d'interruption

- Adresse de base programmable de table de vecteur

• pile de matériel 31-Level profonde

• À faible intensité Puissance-sur la remise (POR)

• Minuterie du cycle initial configurable (PWRT)

• Remise d'arrêt partiel (BOR)

• Option de basse puissance de BOR (LPBOR)

• Horloge de surveillance de Windowed (WWDT)

- Sélection variable de prescaler

- Sélection de format variable de fenêtre

- Configurable dans le matériel ou le logiciel

Mémoire

• Mémoire instantanée de programme de jusqu'à 128 KBs

• Mémoire de SRAM de jusqu'à 8 données de KB

• Jusqu'à 1 KB de données EEPROM

• Séparation d'accès mémoire (CARTE)

- Les tailles de région configurables de botte et d'appli avec la personne écrivent des protections

• Protection programmable de code

• Magasins de la région de l'information de dispositif (diamètre) :

- IDs uniques et IDs de dispositif

- Données calibrées à l'usine de capteur de Temp

- Données calibrées par référence de tension fixe

• Magasins des données de configuration de dispositif (DCI) :

- Taille de rangée d'effacement

- Le nombre de écrivent des verrous par rangée

- Nombre de rangées d'utilisateur

- Capacité de la mémoire des données EEPROM

- Coun de Pin