Puce programmable EPM9560ARC208-10 de circuit intégré de dispositif logique de complexe de CPLD

Description de produit

EPM9560ARC208-10 SMD/SMT CPLD - dispositifs logiques programmables complexes

CARACTÉRISTIQUES :

■Les dispositifs logiques programmables basés sur EEPROM performants de CMOS (PLDs) ont construit sur l'architecture multiple troisième génération de Matrix de rangée (MAX®)

■programmabilité du dans-système 5.0-V (ISP) par l'interface commune du groupe d'action d'essai de la norme 1149,1 intégrés d'IEEE (JTAG)

■Circuits intégrés de l'essai de frontière-balayage de JTAG (déclaration provisoire) conformes avec la norme 1149.1-1990 d'IEEE

■Famille programmable effaçable à haute densité du dispositif logique (EPLD) s'étendant de 6 000 à 12 000 portes utilisables (voir tableau 1)

■10 retards de logique de goupille-à-goupille de NS avec de contre- fréquences de jusqu'à 144 mégahertz

■Entièrement conforme avec les spécifications composantes périphériques de bus local du PCI du groupe d'intérêt particulier d'interconnexion (PCI SIG), révision 2,2

■macrocell de Double-sortie pour l'usage indépendant de la logique combinatoire et enregistrée

■Interconnexion de FastTrack® pour des retards rapides et prévisibles d'interconnexion

■Les inscriptions d'entrée-sortie à l'espace libre et à l'horloge permettent sur toutes les goupilles d'entrée-sortie

■Contrôle taux du groupe de sortie programmable pour réduire commuter le bruit

■Opération d'interface d'entrée-sortie de MultiVolt™, permettant à des dispositifs de se connecter par interface aux dispositifs 3.3-V et 5.0-V

■Distribution configurable de produit-terme d'extenseur permettant jusqu'à 32 termes de produit par macrocell

■Mode programmable de puissance-économie pour la réduction de puissance plus de 50% de chaque macrocell