Stockage de données de mémoire d'AS4C32M16SC-7 TIN Dynamic Random Access Memory C8051F350-GQ AD7276BRMZ

Description de produit

Stockage de données de mémoire d'AS4C32M16SC-7 TIN Dynamic Random Access Memory C8051F350-GQ AD7276BRMZ

Caractéristiques

•Fréquence de base rapide : 133 mégahertz

• Registres de mode programmables - CAS Latency : 1 ou 2 ou 3 - BurstLength : 1,2,4,8, ou sur une page entière - type éclaté : Sequentialor a intercalé

• L'automobile régénèrent et l'individu régénèrent

• 8192 régénèrent cycles/64ms (7,8 µs) T≦85°C

• De mise hors tension mode

• Alimentation d'énergie simple de +3.3V±0.3V

• Chaîne de température de fonctionnement : - Industriel : VENTRES = -40~85°C

• Interface : LVTTL

• - Le Pb libre et synchrone libre d'halogène entièrement aux banques positives du bord d'horloge quatre commandées par l'éclat BA0 et BA1 multiple ont lu avec simple écrivent le masque automatique et commandé d'opération de pré-charge de commande de données pour le masque lecture/écriture de données du contrôle (x8, x16, x32) pour l'adresse de colonne aléatoire du contrôle d'octet (x16, x32) chaque CLK (règle 1-N) disponible en 86/54 paquet en plastique de la borne 400 le mil TSOP II, TSOPII-54 (x8, x16) TSOPII-86 (x32)

Description

Les AS4C16M32SC-7TIN, les AS4C32M16SC-7TIN et les AS4C64M8SC-7TIN sont de quatre drachmes synchrones de banque organisées en tant que 4 banques x 4MBit x32, 4 banques x 8Mbit les banques x de X 16 et 4 16MBit x 8MBit X 8 respectivement. Ces dispositifs synchrones réalisent des taux à grande vitesse de transfert des données pour des latences de CAS en utilisant une architecture de puce que le peu multiple de prefetches et synchronise alors les données de production à une horloge système.

Le dispositif est conçu pour être conforme à tous les standards de l'industrie fixés pour les produits synchrones de DRACHME, électriquement et mécaniquement. Tout les contrôle, adresse, circuits d'entrée et sortie de données sont synchronisés avec le bord positif extérieurement a fourni l'horloge

Dirige les quatre banques de mémoire d'une mode d'imbrication permet à l'opération à accès sélectif de se produire à un niveau supérieur que possible avec des drachmes standard. Un débit séquentiel et gapless est possible selon la longueur, la latence de CAS et la catégorie éclatées de vitesse du dispositif.

L'automobile régénèrent (CBR) et l'individu régénèrent l'opération sont soutenus. Ces dispositifs fonctionnent avec 3,3 une alimentation d'énergie simple du ± 0,3 V de V. Tous les composants 512-Mbit sont disponibles en paquets de TSOPII- [86/54].